Awesome GitHub RepositoriesHardware Capability Modeling

AISystem is a comprehensive AI full-stack infrastructure project covering the entire pipeline from AI chip architecture to high-level training frameworks. It encompasses the development of AI compiler frameworks, inference engines, and distributed training orchestrators designed to coordinate workloads across a heterogeneous compute stack of CPUs, GPUs, and NPUs. The project focuses on the deep integration of software and hardware, employing software-hardware co-design to align tensor layouts with physical memory structures. It provides specialized capabilities for accelerating Transformer mo

This project is an open-source software development kit and framework for implementing the Matter smart home standard. It provides a universal IPv6-based application layer and a cluster-based data model to ensure interoperability between diverse smart home devices and controllers. The system is distinguished by its multi-transport network abstraction, which maps Bluetooth LE, Thread, and Wi-Fi implementations to a common layer. It includes specialized tooling for secure device commissioning via QR codes and NFC, as well as a comprehensive over-the-air firmware update system for distributing s

Qiskit is a quantum computing software development kit used for designing, simulating, and executing quantum circuits on physical hardware and simulators. It functions as a quantum algorithm framework, a circuit simulator, and a vendor-agnostic hardware interface for dispatching workloads across diverse providers. The project features a quantum circuit transpiler that optimizes abstract designs to match the specific basis gates and qubit connectivity of target hardware. It employs a pass-based transpilation pipeline and symbolic instruction translation to convert high-level circuits into hard

Digital este un simulator de circuite logice digitale și un instrument de verificare a designului hardware. Oferă un mediu vizual pentru proiectarea, testarea și verificarea circuitelor electronice folosind simulare bazată pe evenimente și sinteză logică automatizată. Platforma funcționează ca un instrument de sinteză logică care aplică algebra booleană pentru a minimiza configurațiile porților și a converti tabelele de adevăr în hardware eficient. Servește, de asemenea, ca instrument de export HDL, traducând grafurile vizuale ale circuitelor în cod VHDL sau Verilog, și ca instrument de implementare CPLD care generează fișiere JEDEC pentru programarea cipurilor logice. Software-ul acoperă o gamă largă de capabilități, inclusiv designul mașinilor cu stări finite (FSM), organizarea ierarhică și parametrizată a circuitelor și vizualizarea stării semnalelor. Include utilitare pentru verificarea logică automatizată, urmărirea propagării semnalelor și o interfață la distanță bazată pe TCP pentru gestionarea simulatorului și depanarea sistemelor embedded.

CloverBootloader is a UEFI-compliant boot loader designed to initialize hardware and launch multiple operating systems across various platforms. Its primary purpose is to enable the booting of operating systems on unsupported hardware through system identity spoofing and hardware emulation. The project specializes in hardware compatibility patching by modifying ACPI tables, faking hardware IDs, and patching binary kernels or extensions in memory during the boot process. It provides capabilities to inject kernel extensions and spoof system parameters, such as product names and serial numbers,

Cirq este un framework Python pentru calcul cuantic utilizat pentru proiectarea, simularea și executarea circuitelor cuantice pe hardware NISQ (Noisy Intermediate-Scale Quantum). Acesta servește drept simulator de circuite cuantice și modelator de zgomot, precum și ca instrument pentru implementarea algoritmilor cuantici. Framework-ul oferă o interfață specializată pentru hardware-ul NISQ, permițând utilizatorilor să mapeze circuitele cuantice logice pe topologii de dispozitive fizice, validând în același timp conectivitatea hardware și constrângerile porților. Se distinge prin modelarea integrată a zgomotului, aplicând canale de depolarizare și amortizare pentru a imita decoerența și erorile găsite în procesoarele cuantice reale. Proiectul acoperă o gamă largă de capabilități, inclusiv proiectarea circuitelor cuantice, integrarea hardware și simularea stărilor. Include instrumente pentru descompunerea porților, maparea topologiei hardware și executarea procedurilor cuantice fundamentale, cum ar fi transformatele Fourier și căutarea de date nestructurate. În plus, oferă utilitare analitice pentru calculul stării fundamentale moleculare și benchmarking-ul fidelității hardware.

Chisel is a hardware construction language and description tool used to define digital circuits. It functions as a generator that converts high-level hardware descriptions into synthesizable Verilog code for use in ASIC and FPGA design. The project enables the creation of parameterizable hardware templates and reusable digital components. It leverages functional and object-oriented programming patterns to transform complex circuit representations into finalized hardware descriptions. The toolset covers the register-transfer level design workflow, allowing users to model digital circuits usin

MobileModels este o bază de date hardware pentru dispozitive mobile și un registru de identificare a modelelor. Servește ca o colecție structurată care mapează numele comerciale de marketing la numerele de model ale producătorului și la numele de cod hardware interne. Proiectul funcționează ca un director de variante hardware, distingând între diferite versiuni regionale și de operator ale aceluiași dispozitiv pentru diverse mărci. Include un tracker de bootloader și kernel pentru a monitoriza disponibilitatea lansărilor oficiale de cod sursă al kernel-ului și starea de deblocare a bootloader-ului. Registrul acoperă catalogarea hardware-ului mobil prin maparea identificatorilor de dispozitiv și analiza convențiilor de denumire ale producătorilor pentru a decoda numerele de model. Oferă o referință pentru legarea specificațiilor hardware și a SKU-urilor regionale de numele lor de cod de dezvoltare corespunzătoare.

picorv32 is a size-optimized RISC-V CPU core and synthesizable processor IP designed for integration into FPGA and ASIC hardware designs. It serves as an open-source CPU architecture and embedded system-on-chip component that implements a standard RISC-V instruction set. The design features a modular architecture that allows for the integration of external coprocessors to implement custom non-branching instructions. It includes a parameterized integer unit with configurable multiplication and division cores to balance performance against total logic gate count. The project covers a broad ran

Quantum is a quantum development framework that provides a hybrid quantum-classical workflow for coordinating execution between classical host languages and quantum processors. It includes a quantum hardware simulator for modeling state evolution and a library of quantum algorithms for tasks such as integer factorization, database search, and quantum arithmetic. The project offers specialized tools for quantum hardware characterization and error correction to manage noise and decoherence. It provides resource estimation modeling to calculate the qubit count and gate depth required to execute

Rocket-chip is a framework for the parametric design, synthesis, and verification of RISC-V based processors and system-on-chip hardware. It functions as a generator that converts high-level specifications into synthesizable Verilog files for FPGA or ASIC implementation. The project utilizes a Scala-based hardware description framework to produce customizable pipelined processor cores, memory hierarchies, and peripheral devices. It employs a parameter-driven model and a two-phase negotiation process to resolve hardware interface specifications between modules during the elaboration phase. Th

This project is a smart home automation framework and a library of device drivers and handlers designed to integrate hardware into the SmartThings ecosystem. It functions as an IoT device handler repository that translates proprietary hardware signals into standard commands for a central hub. The system emphasizes a local hub rules engine to execute automation logic and device routines directly on hardware, reducing reliance on cloud processing. It provides a collection of custom drivers specifically for managing Zigbee, Z-Wave, and LAN devices. The framework covers the development of custom

This project is an open-source computer-aided design toolchain designed for the synthesis, placement, and routing of hardware designs onto programmable logic architectures. It serves as a comprehensive framework for research and development, enabling the transformation of hardware description language designs into optimized netlists and physical implementation files. By providing a modular pipeline, the system facilitates the entire flow from initial logic synthesis to the generation of configuration data for programmable hardware devices. The toolchain distinguishes itself through its focus