Awesome GitHub RepositoriesCPU Architectural Simulators

XiangShan is a high-performance RISC-V processor core and a hardware description language framework. It provides a construction-based system for designing, simulating, and verifying complex processor micro-architectures and peripheral devices. The project includes a high-performance CPU simulator used for architectural exploration and functional verification of processor execution. The project implements a superscalar out-of-order CPU architecture that uses renaming and reorder buffers to execute instructions in parallel. It generates synthesizable Verilog files from hardware descriptions to

excelCPU este un emulator de calculator bazat pe foaie de calcul care simulează o unitate centrală de procesare (CPU) pe 16 biți. Funcționează ca un model educațional de CPU unde starea sistemului, registrele și memoria cu acces aleatoriu (RAM) sunt gestionate într-o grilă de celule de foaie de calcul. Proiectul include un compilator de limbaj de asamblare care convertește codul sursă de asamblare personalizat într-un format compatibil cu celulele foii de calcul pentru stocarea în memorie read-only. Permite atât execuția automată a programelor, cât și operarea manuală pentru a suprascrie instrucțiuni specifice. Simularea acoperă concepte de arhitectură hardware de bază, inclusiv prototiparea porților logice, preluarea instrucțiunilor și gestionarea memoriei. Acest mediu permite vizualizarea interacțiunilor dintre registre și memoria sistemului prin logică bazată pe formule.

This project is a web-based educational environment designed to simulate 8-bit processor architecture and assembly language execution. It functions as a virtual machine that translates symbolic assembly code into machine instructions, allowing users to observe the fetch-decode-execute cycle and its impact on system state in real time. The simulator distinguishes itself through a reactive interface that binds visual register and memory displays directly to the underlying processor state. It incorporates a two-pass assembler that manages symbolic label resolution and memory address mapping, pro