Awesome GitHub RepositoriesCPU Architectural Simulators

XiangShan is a high-performance RISC-V processor core and a hardware description language framework. It provides a construction-based system for designing, simulating, and verifying complex processor micro-architectures and peripheral devices. The project includes a high-performance CPU simulator used for architectural exploration and functional verification of processor execution. The project implements a superscalar out-of-order CPU architecture that uses renaming and reorder buffers to execute instructions in parallel. It generates synthesizable Verilog files from hardware descriptions to

excelCPU es un emulador de computadora basado en hoja de cálculo que simula una unidad central de procesamiento de 16 bits. Funciona como un modelo de CPU educativo donde el estado del sistema, los registros y la memoria de acceso aleatorio se gestionan dentro de una cuadrícula de celdas de hoja de cálculo. El proyecto incluye un compilador de ensamblador que convierte código fuente de ensamblador personalizado en un formato compatible con celdas de hoja de cálculo para almacenamiento de memoria de solo lectura. Permite tanto la ejecución automática de programas como la operación manual para sobrescribir instrucciones específicas. La simulación cubre conceptos básicos de arquitectura de hardware, incluyendo prototipado de puertas lógicas, búsqueda de instrucciones y gestión de memoria. Este entorno permite la visualización de interacciones entre registros y memoria del sistema a través de lógica impulsada por fórmulas.

Este proyecto es un entorno educativo basado en web diseñado para simular la arquitectura de procesadores de 8 bits y la ejecución de lenguaje ensamblador. Funciona como una máquina virtual que traduce código ensamblador simbólico en instrucciones de máquina, permitiendo a los usuarios observar el ciclo de búsqueda-decodificación-ejecución y su impacto en el estado del sistema en tiempo real. El simulador se distingue por una interfaz reactiva que vincula las pantallas visuales de registros y memoria directamente al estado del procesador subyacente. Incorpora un ensamblador de dos pasadas que gestiona la resolución de etiquetas simbólicas y el mapeo de direcciones de memoria, proporcionando una forma estructurada de organizar y navegar por los programas ensambladores. Los usuarios pueden controlar la frecuencia de reloj del procesador virtual, lo que les permite marcar el ritmo de ejecución de las instrucciones para una observación y depuración detalladas. La aplicación proporciona un conjunto integral de herramientas para monitorear banderas internas del procesador, valores de registros y contenidos de memoria. Admite un formato de datos flexible para la memoria y los registros, lo que permite ver los valores en notación hexadecimal o decimal. El entorno está construido como una aplicación basada en navegador, facilitando el estudio de conceptos informáticos de bajo nivel y la lógica de sistemas embebidos sin requerir hardware externo.