Awesome GitHub RepositoriesCPU Architectural Simulators

XiangShan is a high-performance RISC-V processor core and a hardware description language framework. It provides a construction-based system for designing, simulating, and verifying complex processor micro-architectures and peripheral devices. The project includes a high-performance CPU simulator used for architectural exploration and functional verification of processor execution. The project implements a superscalar out-of-order CPU architecture that uses renaming and reorder buffers to execute instructions in parallel. It generates synthesizable Verilog files from hardware descriptions to

excelCPU ist ein tabellenkalkulationsbasierter Computer-Emulator, der eine 16-Bit-CPU simuliert. Er fungiert als pädagogisches CPU-Modell, bei dem der Systemzustand, die Register und der Arbeitsspeicher innerhalb eines Rasters von Tabellenzellen verwaltet werden. Das Projekt enthält einen Assembler-Compiler, der benutzerdefinierten Assembler-Quellcode in ein Format konvertiert, das mit Tabellenzellen für die Read-Only-Memory-Speicherung kompatibel ist. Es ermöglicht sowohl die automatische Programmausführung als auch den manuellen Betrieb, um spezifische Anweisungen zu überschreiben. Die Simulation deckt grundlegende Hardware-Architekturkonzepte ab, einschließlich Logikgatter-Prototyping, Instruction-Fetching und Speicherverwaltung. Diese Umgebung ermöglicht die Visualisierung von Interaktionen zwischen Registern und Systemspeicher durch formelgesteuerte Logik.

Dieses Projekt ist eine webbasierte Bildungsumgebung zur Simulation von 8-Bit-Prozessorarchitektur und Assembly-Sprachausführung. Es fungiert als virtuelle Maschine, die symbolischen Assembly-Code in Maschinenbefehle übersetzt, was es Benutzern ermöglicht, den Fetch-Decode-Execute-Zyklus und dessen Auswirkungen auf den Systemzustand in Echtzeit zu beobachten. Der Simulator zeichnet sich durch ein reaktives Interface aus, das visuelle Register- und Speicheranzeigen direkt an den zugrunde liegenden Prozessorzustand bindet. Er enthält einen Zwei-Pass-Assembler, der symbolische Label-Auflösung und Speicheradress-Mapping verwaltet und eine strukturierte Möglichkeit bietet, Assembly-Programme zu organisieren und zu navigieren. Benutzer können die Taktfrequenz des virtuellen Prozessors steuern, was es ihnen ermöglicht, die Befehlsausführung für detaillierte Beobachtung und Debugging zu verlangsamen. Die Anwendung bietet eine umfassende Suite von Tools zur Überwachung interner Prozessor-Flags, Registerwerte und Speicherinhalte. Sie unterstützt flexible Datenformatierung für Speicher und Register, was es erlaubt, Werte entweder in hexadezimaler oder dezimaler Notation zu betrachten. Die Umgebung ist als browserbasierte Anwendung konzipiert, was das Studium von Low-Level-Computing-Konzepten und Embedded-System-Logik ohne externe Hardware erleichtert.