2 Repos
Updating the logic configuration of a Complex Programmable Logic Device via bitstream flashing.
Distinguishing note: Candidates cover media bitstreams or general OTA updates; none cover CPLD hardware logic programming.
Explore 2 awesome GitHub repositories matching hardware & iot · CPLD Bitstream Programming. Refine with filters or upvote what's useful.
This project is a software-defined radio platform designed to capture, analyze, and broadcast radio frequency signals across a wide spectrum. It provides a programmable hardware interface for transmitting and receiving radio signals, enabling spectrum analysis and wireless data monitoring. The system is distinguished by its ability to synchronize multiple devices using a shared external clock and hardware triggers to ensure precise timing and sample accuracy. It supports advanced signal routing, allowing ports to be mapped based on frequency or time to enable specialized operations like pseud
Programs the Complex Programmable Logic Device with a specific bitstream to update hardware-level logic.
Digital ist ein Simulator für digitale Logikschaltungen und ein Tool zur Verifizierung von Hardware-Designs. Es bietet eine visuelle Umgebung zum Entwerfen, Testen und Verifizieren elektronischer Schaltungen mittels ereignisbasierter Simulation und automatisierter Logiksynthese. Die Plattform fungiert als Logiksynthese-Tool, das Boolesche Algebra anwendet, um Gatterkonfigurationen zu minimieren und Wahrheitstabellen in effiziente Hardware umzuwandeln. Sie dient zudem als HDL-Export-Tool, das visuelle Schaltpläne in VHDL- oder Verilog-Code übersetzt, sowie als CPLD-Deployment-Tool, das JEDEC-Dateien zum Flashen programmierbarer Logikchips generiert. Die Software deckt ein breites Spektrum an Funktionen ab, darunter das Design endlicher Zustandsautomaten, hierarchische und parametrisierte Schaltungsorganisation sowie die Visualisierung von Signalzuständen. Sie enthält Dienstprogramme für die automatisierte Logikverifizierung, die Verfolgung der Signalausbreitung sowie eine TCP-basierte Remote-Schnittstelle für das Simulator-Management und das Debugging eingebetteter Systeme.
Supports CPLD bitstream programming by generating JEDEC files to update logic configurations on programmable chips.