Schweigi/assembler-simulator
Assembler Simulator
هذا المشروع عبارة عن بيئة تعليمية قائمة على الويب مصممة لمحاكاة بنية معالج 8 بت وتنفيذ لغة التجميع. يعمل كجهاز افتراضي يترجم كود التجميع الرمزي إلى تعليمات آلة، مما يسمح للمستخدمين بمراقبة دورة الجلب-فك التشفير-التنفيذ وتأثيرها على حالة النظام في الوقت الفعلي.
يتميز المحاكي بواجهة تفاعلية تربط شاشات السجل والذاكرة المرئية مباشرة بحالة المعالج الأساسية. يدمج مجمعاً ثنائي التمرير يدير حل التسمية الرمزية وتعيين عنوان الذاكرة، مما يوفر طريقة منظمة لتنظيم برامج التجميع والتنقل فيها. يمكن للمستخدمين التحكم في تردد ساعة المعالج الافتراضي، مما يمكنهم من وتيرة تنفيذ التعليمات للمراقبة الدقيقة وتصحيح الأخطاء.
يوفر التطبيق مجموعة شاملة من الأدوات لمراقبة أعلام المعالج الداخلية، وقيم السجل، ومحتويات الذاكرة. يدعم تنسيق البيانات المرن للذاكرة والسجلات، مما يسمح بعرض القيم إما بتدوين ست عشري أو عشري. تم بناء البيئة كتطبيق قائم على المتصفح، مما يسهل دراسة مفاهيم الحوسبة منخفضة المستوى ومنطق الأنظمة المضمنة دون الحاجة إلى أجهزة خارجية.
Features
- CPU Architectural Simulators - Simulates an 8-bit CPU architecture with general-purpose registers and memory for educational purposes.
- Assembly Simulation - Acts as a web-based educational tool for simulating assembly language execution on a virtual processor.
- Assemblers - Translates assembly language source code into machine-executable operations for browser-based testing.
- Computer Architecture Curricula - Facilitates learning of processor architecture through real-time visualization of assembly execution.
- Fetch-Execute Cycles - Implements a fetch-decode-execute loop to simulate the core operation of a processor.
- Two-Pass - Translates symbolic assembly code into machine instructions using a two-pass process for label resolution.
- Assembly Language IDEs - Enables step-by-step execution and analysis of assembly code to identify logic errors.
- Execution State Monitoring - Provides real-time monitoring of registers, memory contents, and internal processor flags.
- Clock-Controlled Execution - Provides a timer-based clock mechanism to regulate the speed of instruction execution during simulation.
- Execution Speed Controls - Allows users to adjust the clock frequency of the virtual processor to control execution speed.
- Eight-Bit Component Simulators - Simulates 8-bit processor architectures to verify program flow and debug logic.
- Low-Level Systems Programming - Provides an environment for practicing low-level programming by writing and testing assembly code.
- Low-Level Debuggers - Functions as a virtual machine environment for real-time debugging and processor state monitoring.
- Virtual Memory Mapping - Manages a linear array of bytes as simulated system memory for direct addressing and label resolution.
- Symbol-To-Address Mapping - Maps symbolic labels to specific memory locations to improve code organization and readability.
- Reactive State Bindings - Synchronizes visual register and memory displays with the processor state using reactive data-binding.
