awesome-repositories.com
المدونة
awesome-repositories.com

اكتشف أفضل مستودعات المصادر المفتوحة باستخدام بحث مدعوم بالذكاء الاصطناعي.

استكشفعمليات بحث منسقةبدائل مفتوحة المصدربرمجيات ذاتية الاستضافةالمدونةخريطة الموقع
المشروعحولكيفية ترتيب النتائجالصحافةخادم MCP
قانونيالخصوصيةالشروط
© 2026 Bringes Technology SRL·VAT RO45896025·hello@awesome-repositories.com
·

6 مستودعات

Awesome GitHub RepositoriesCPU Architectures

Educational resources detailing the internal design and operational cycles of central processing units.

Distinct from System Internals: None of the candidates cover physical CPU hardware architecture; they focus on software internals, interpreters, or databases.

Explore 6 awesome GitHub repositories matching operating systems & systems programming · CPU Architectures. Refine with filters or upvote what's useful.

Awesome CPU Architectures GitHub Repositories

اعثر على أفضل المستودعات باستخدام الذكاء الاصطناعي.سنبحث عن أفضل المستودعات المطابقة باستخدام الذكاء الاصطناعي.
  • gyoogle/tech-interview-for-developerالصورة الرمزية لـ gyoogle

    gyoogle/tech-interview-for-developer

    17,417عرض على GitHub↗

    This project is a comprehensive technical interview preparation resource and computer science interview guide. It serves as an educational reference for developers to study core software engineering fundamentals and common coding patterns required for employment screenings. The repository provides detailed guides and references covering data structures and algorithms, networking and security, operating systems, and web development. It specifically focuses on the implementation and complexity analysis of sorting, searching, and graph algorithms. The material encompasses a wide breadth of comp

    An explanation of the internal components and operational cycle of a central processing unit.

    Javaalgorithmcomputer-sciencecs
    عرض على GitHub↗17,417
  • pervognsen/bitwiseالصورة الرمزية لـ pervognsen

    pervognsen/bitwise

    5,250عرض على GitHub↗

    Bitwise is a computer architecture education kit and a comprehensive set of guides for building a custom CPU, operating system, and compiler from scratch. It serves as a CPU design tutorial and a practical framework for implementing a unique instruction set architecture. The project provides a custom instruction set architecture toolchain, including resources for creating a matching assembler and compiler. It further includes a hardware development guide for synthesizing computer components and peripheral controllers for deployment on programmable logic devices and FPGAs. The kit covers full

    Provides educational resources and logic for creating custom processor architectures for FPGA synthesis.

    C
    عرض على GitHub↗5,250
  • inkboxsoftware/excelcpuالصورة الرمزية لـ InkboxSoftware

    InkboxSoftware/excelCPU

    4,741عرض على GitHub↗

    excelCPU هو محاكي كمبيوتر يعتمد على جداول البيانات يحاكي وحدة معالجة مركزية (CPU) بـ 16 بت. يعمل كنموذج تعليمي لوحدة المعالجة المركزية حيث تتم إدارة حالة النظام، والسجلات، وذاكرة الوصول العشوائي داخل شبكة من خلايا جداول البيانات. يتضمن المشروع مجمع تجميع (Assembly compiler) يقوم بتحويل كود مصدر التجميع المخصص إلى تنسيق متوافق مع خلايا جداول البيانات لتخزين الذاكرة للقراءة فقط. يسمح بكل من تنفيذ البرنامج التلقائي والتشغيل اليدوي لتجاوز تعليمات معينة. تغطي المحاكاة مفاهيم معمارية الأجهزة الأساسية، بما في ذلك نماذج البوابات المنطقية، وجلب التعليمات، وإدارة الذاكرة. تُمكّن هذه البيئة من تصور التفاعلات بين السجلات وذاكرة النظام من خلال المنطق القائم على الصيغ.

    Implements a simplified hardware architecture to demonstrate the fundamentals of machine cycles.

    Python
    عرض على GitHub↗4,741
  • asterinas/asterinasالصورة الرمزية لـ asterinas

    asterinas/asterinas

    4,678عرض على GitHub↗

    Asterinas هو نواة نظام تشغيل آمنة للذاكرة مصممة لمنع سباقات البيانات وتلف الذاكرة. تعمل كنواة متوافقة مع Linux-ABI، مما يتيح تنفيذ ملفات Linux الثنائية الحالية وأحمال عمل الحاويات مع توفير نموذج توزيع نظام تشغيل تصريحي. يتميز المشروع بكونه مضيف حاويات آلة افتراضية ونظام تشغيل ضيف للحوسبة السرية، مما يسمح له بالعمل داخل بيئات تنفيذ موثوقة معزولة بالأجهزة مثل Intel TDX. ينفذ قاعدة حوسبة موثوقة دنيا عن طريق عزل العمليات غير الآمنة منخفضة المستوى ويفصل آليات النواة الأساسية عن تنفيذات السياسات المحددة. يغطي النظام مجموعة واسعة من القدرات، بما في ذلك إدارة الذاكرة الفيزيائية والافتراضية، والمعالجة المتعددة المتماثلة، وتجريد الأجهزة لمختلف معماريات CPU. كما يتضمن دعمًا لأوقات تشغيل الحاويات الآمنة، ومجموعة شاملة من بدائيات الشبكات والمقابس (sockets)، وسلسلة أدوات متخصصة لتجميع النواة والمحاكاة. يدعم المشروع النشر متعدد المعماريات عبر منصات x86-64 و RISC-V 64 و LoongArch 64.

    Enables selection of the target processor architecture for compilation via environment variables.

    Rustkernelosrust
    عرض على GitHub↗4,678
  • nova-video-player/aos-avpالصورة الرمزية لـ nova-video-player

    nova-video-player/aos-AVP

    4,330عرض على GitHub↗

    This is an open-source video player application for Android that compiles native C and C++ libraries using the Android NDK and CMake. The build system automatically discovers the Android SDK from environment variables and selects the appropriate Java runtime (8, 11, or 17) for different build tools, while allowing control over which CPU architectures (ARM, x86) to target. The application manages media libraries by scanning local storage and fetching metadata from external services to organize video files with cover art, descriptions, and series grouping. It streams video from both local devic

    Controls which CPU architectures like ARM and x86 to compile native code for.

    HTMLandroidarchosnova
    عرض على GitHub↗4,330
  • dendibakh/perf-ninjaالصورة الرمزية لـ dendibakh

    dendibakh/perf-ninja

    3,754عرض على GitHub↗

    perf-ninja is a collection of educational resources and curricula focused on CPU architecture, memory hierarchies, SIMD programming, and low-level performance engineering. It provides instructional material and practical labs for identifying and fixing CPU bottlenecks, such as cache misses and branch mispredictions. The project differentiates itself through specialized training in hardware-level optimizations, including the use of compiler intrinsics for SIMD vectorization and the implementation of branchless predicate execution to eliminate pipeline stalls. It also covers advanced binary-lev

    Provides a curriculum on the internal design and operational cycles of CPUs, including pipeline stalls and TLB misses.

    C++
    عرض على GitHub↗3,754
  1. Home
  2. Operating Systems & Systems Programming
  3. CPU Architectures

استكشف الوسوم الفرعية

  • Target Architecture SelectorsControls which processor architectures like ARM and x86 to compile native code for. **Distinct from CPU Architectures:** Distinct from CPU Architectures: focuses on selecting target architectures for compilation, not educational resources about CPU design.